Systemhårdvarukomposition
Varje höghastighets sändtagare består av två kanaler: en sändare och en mottagare. Sändaren och mottagaren består av ett fysiskt kodande underlager (PCS, P-fält Si-Cal-kodande underlag) och ett fysiskt medieunderlag (PMA, Physic-Cal Media ytterligare underlag).
PCS inkluderar kärnlogikimplementeringen av digitala funktioner i sändtagaren som är kompatibel med det protokoll som stöds, och överföringskanalen inkluderar FIFO för faskompensation, byte-seriell, 8B / 10B-kodare och andra moduler. Mottagningskanaler inkluderar ordinriktare, hastighetsmatchning FIFO, 8B / 10B-avkodare, byte-avsträngning, bytesorterare, faskompensation FIFO och andra moduler.
PMA inkluderar en analog krets för I / O-buffertar, en CDR, SER / DES och en programmerbar förviktning och utjämning för att optimera prestanda för en seriell datakanal.
När enhetens sändtagarkanal fungerar sänds utgångsparallelldata i FPGA-arkitekturen via sändaren PCS och PMA och omvandlas slutligen till seriell data för att skickas ut. Den mottagna ingångsseriedata bearbetas av mottagaren PMA och PCS i seriellt dataformat och överförs till den interna FP-arkitekturen för vidare bearbetning.
FPGA-integrationen
Snabbmottagare används ofta. Med SATA-gränssnittet solid state-disk baserat på FPGA som ett exempel är SATA-gränssnittet solid state-disk utvecklingen av den framtida trenden, medan höghastighets seriella sändtagare inser IP-kärnlagringsläget för SATA, och höghastighetssändtagare är nyckelkomponenterna av fysiskt lagerimplementering av SATA-protokollet. SATA-protokoll seriell data fungerar med en överföringshastighet på 1,5-6Gbit / s, vilket inte kan realiseras direkt av FPGA. För att möta denna efterfrågan integrerar många FPGA-tillverkare allmänna höghastighets fysiska enheter i FPGA och tillhandahåller flexibelt konfigurationsläge för att utföra många liknande funktioner.
